研究紹介

画像処理グループ
音響・音声処理グループ
VLSI 設計技術グループ
ネットワークグループ
高信頼VLSIグループ
次世代UIグループ
CPSグループ

画像処理グループ

画像処理では一般に取り扱う情報量が膨大であるため、システム構築においてハードウェア/ソフトウェアを組み合わせたシステム全体としての最適化が必要不可欠です。本グループでは、動画像の符号化/復号化や品質向上手法を中心とした画像処理を対象に、アリゴリズムおよびその実装に関する検討を相補的に行うことにより、画像処理システムの構成手法に関する研究を行っています。

携帯端末向け動画像処理機構に関する研究

multidecode-summary-ja.png

ワンセグ放送受信端末の普及やインターネット上の動画像配信サービスの活性化により、携帯電話や音楽プレイヤなどの携帯端末上で動画像を視聴する機会が増加しています。しかし、携帯端末向け動画像コンテンツの流通量が増加すると、多数の動画像の中から所望の動画像を見つけ出す作業が煩わしいものとなってしまいます。多数の動画像の中から見たい動画像を直感的に見つけ出すためには、複数動画像の一覧表示が有効ですが、複数の動画像を同時並列に復号する必要があるため、計算機リソースや消費電力の制約が大きい携帯端末での実現は困難なものとなっています。また、携帯端末のディスプレイの高解像度化により、携帯端末上でハイビジョン放送などの高解像度動画像を視聴したいと言う要求も高まっていますが、同様の理由から難しいものとなっています。

本研究では、計算機リソースや消費電力の制約が大きい携帯端末上で多数の動画像の並列復号や高解像度動画像の復号を実現するため、動画像復号器の性能最適化技術、復号処理の高速化技術の研究を行っています。

特徴点追跡を用いた動き補償フレーム補間手法に関する研究

mcfi-summary-ja.png

近年、液晶ディスプレイの高品質化に伴い、動画像の高品質化への要求が高まっています。高品質化のアプローチとしては空間解像度および時間解像度の向上があります。そのうち、本研究では時間解像度の向上を目指した研究を行っています。時間解像度向上技術の1つである動き補償フレーム補間では、一般的にブロック単位で処理が行われるため、ブロックノイズが発生します。そこで、本研究では、物体追跡等で用いられる特徴点追跡手法を用いた動き補償フレーム補間手法に関する研究を行います。提案手法では特徴点毎にその追跡により動きベクトルを算出し、それに基づき画素単位の補間により補間フレームを生成するため、ブロックノイズを発生しない綺麗な補間が実現できます。

動画像の適応的階調補正に関する研究

retinex-summary-ja.png

近年、デジタルカメラや液晶ディスプレイなどが普及し、画像をデジタル機器を通して扱うことが増えてきています。これらの機器では一般に画像をデジタル処理で補正します。この画像補正処理の1つとして、明るさ(輝度)、コントラストを補正する階調補正処理があります。従来の階調補正処理にはガンマ補正やヒストグラム平滑化等がありますが、これらの補正では画素の輝度値のみによって補正後の輝度値が一意に決定されます。それに対し適応的輝度補正では、周辺の画素の情報も利用して適応的に補正係数を決定し補正を行います。そのため画像内の領域毎にその内容に応じて適切な補正が可能です。しかし、適応的階調補正は、補正する画素の周辺画素の情報を使用し、最適な補正係数を決定するため、従来の補正処理と比較して処理量が大きくなります。そこで本研究では、このような適応的階調補正に関して、動画像をリアルタイムに階調補正可能なハードウェアアーキテクチャを検討するとともに、ハードウェア実装に適した更なる画質向上手法の検討を行います。より具体的には Retinex 理論に基づく QP (2次計画法) モデルを用いた適応的階調補正に関する研究を行っています。

デインタレース処理のハードウェアアーキテクチャに関する研究

ipc-summary-ja.png

地上デジタル放送やデジタルビデオカメラの映像方式として利用されているインタレース動画像は、現在普及が進んでいる液晶ディスプレイでは正常に表示できないため、インタレース動画像をプログレッシブ動画像に変換する処理が必要になります。この処理は、デインタレース処理 (IP 変換) と呼ばれ、高級な液晶ディスプレイでは組込みシステムとして実装されリアルタイム処理されています。デインタレース処理は画質に大きな影響を与えるため、さまざまな手法が研究されています。現在主流となっている手法は、高い補間精度をもつものの、演算量が大きく、ハードウェア化の際のコストも高くなっています。そこで本研究では、ハードウェアによるデインタレース処理の低コスト化、及び、更なる高画質化を目指して研究を進めています。

フレームメモリ容量削減のための画像圧縮手法に関する研究

framememory-summary-ja.png

近年、地上デジタル放送や Blu-ray Disc などの高解像度画像を扱う放送やメディアの普及により、プラズマテレビや液晶テレビなどの大型表示デバイスに注目が集まっています。しかし、画像の高画質化に伴いデータサイズが増加しており、画像データを格納するために映像機器では大容量のフレームメモリが必要となっています。そのことにより、外付けメモリの増加によるコストアップや消費電力増加などの問題が起きています。そこで本研究では、画像処理LSIとフレームメモリの間に圧縮・伸張回路を入れることで、フレームメモリの容量を削減することを目的としています。

家庭用デジタルビデオカメラにおける動画像のノイズ評価に関する研究

noise-summary-ja.png

デジタルビデオカメラで撮影された動画像には、さまざまなノイズが混入しており、高機能化に伴う内部での信号処理の増加によって、さらにノイズが混入・変性してしまいます。現在のデジタルビデオカメラ開発では、試作機を製作しノイズ評価用の動画像を撮影し、その動画像を専門技術者が見ることで、主観的にノイズ評価を行っています。しかし、この方法では、開発工程での工数・コストが莫大になってしまいます。したがって、デジタルビデオカメラ開発における期間短縮や製造コストの削減のために、ノイズ評価方法の確立及び自動化を行うことが不可欠であると考えられます。本研究では、動画像におけるノイズ評価手法の確立並びに自動化を可能にするシステムの構築を目指しています。

音響・音声処理グループ

本グループでは、音響・音声を題材とした様々な技術を、組込みシステム向けに実現するための研究を行っています。 より臨場感のある音を再生するための技術や、マンマシンインタフェースにおける音声技術などについて、基礎的な研究から実践的な組込み実装まで取り組んでいます。

組込みシステム向け立体音像定位手法

3d.jpg

ある音源に対して、人間の知覚する音の空間的な像を音像と呼びます。一般に、ある場所から放出される音は、壁・床等の部屋の構造や媒体などによる反射・回折・散乱の影響や、人間の頭部や耳介の影響を受けて両耳鼓膜上に到達し、人間は聴覚器官を介することにより、これを音として知覚します。 このような音の空間的な情報を、ディジタル信号処理技術を用いて再現することで、ヘッドホンや2チャネルスピーカを用いて立体的で臨場感溢れる音像を得る手法を、立体音像定位手法と呼びます。 本研究でのアプローチとして、音源から聴取者の両耳までの音の伝達特性を、その周波数特性の形状に着目することで簡単化し、演算量を減らすことで、リアルタイム処理が可能なアルゴリズムの開発、ならびにその実装を行っています。

詳細はこちら

マイクロホンアレイによる音源方向推定手法

doa.jpg

近年、音源方向推定は、音の位置情報を用いた音源分離などの他、テレビ会議システムやロボットによる環境認識システムなど幅広い分野で求められ、研究が行われています。音源方向推定は一般に多数のマイクロホンを用いることにより実現されますが、システム規模が大きくなってしまうという問題点があります。そこで本研究では、小規模のアプリケーションにも適用できるよう、2つのマイクロホンを用いた音源方向推定手法を提案しています。

WFST を用いた連続音声認識アルゴリズムの効率化

onnsei_ninnshiki.png

音声認識処理技術は柔軟なインタフェースとして注目されています。現在でも、カーナビゲーションシステムの入力や、議事録の作成、電子カルテ作成など様々な分野で使用されています。音声認識の中で、文章単位の認識を行う連続音声認識は処理負荷が大きく、組込み機器上での実用的な動作が困難となっています。また、処理内容が入力音声に依存するため、近年主流となっているマルチコアプロセッサを用いて効率的に並列処理することも困難となっています。そこで、本研究では、マルチコアプロセッサを搭載する組込みシステムを対象とした、連続音声認識の並列処理システムの提案・実装を目指しています。なお、ベースとなる音声認識システムとして WFST (重み付き有限状態トランスデューサ)に基づくシステムを使用しています。

VLSI 設計技術グループ

本グループでは、将来の高度な集積デバイスの実現に必要なVLSI設計技術、回路技術、アーキテクチャについて研究を行っています。チップの動作速度を決めるタイミングやポータブルデバイスの動作時間を決める消費電力、今後のシステムでますます重要になる信頼性に着目し、システムの実現からVLSIチップの試作、CADアルゴリズムの研究まで幅広く行っています。

自己性能補償を実現するVLSI設計技術の研究

self-compensation.png

情報通信の基盤となっているVLSIは、デバイスの微細化とともに製造ばらつきや環境(電源や温度)変動による性能変化が深刻化し、将来的な性能向上が危惧されています。また、使用年数や環境によっても性能が変化してしまいます。本研究では、VLSIチップごとに製造ばらつき、環境変動、経年劣化をセンシング・解析して、動作性能をVLSI自身が自律的に補償する回路技術と設計技術の開発を目指しています。また、その効果を試作VLSIで実証しています。

超低電力サブスレッショルド回路設計技術

subthreshold.png

将来の「安心・安全」な社会を実現する技術として、センサネットワークへの期待が高まっています。センサネットワークを構成するセンサノードは、ボタン電池や太陽電池のような限られた電源でも長期間連続動作することが求められる為、低電力化は必須の課題となっています。 現在、このような低電力回路の実現方法として、サブスレッショルド回路が提案されています。 サブスレッショルド回路とは非常に低い電源電圧で動作する回路のことで、回路動作速度は遅い代わりに超低消費電力で動作します。 一方で、サブスレッショルド回路は従来の回路と特性が大きく異なる為、新たな回路設計技術が必要となります。そこで、我々の研究チームでは、サブスレッショルド回路設計技術の確立を目指し研究を行っています。さらに、実際にLSIチップの試作を行い、その評価を行っています。

オンチップ小型真性乱数発生器の開発

trng.png

社会基盤の電子化が進むに従って、情報セキュリティ、特に暗号の重要性が増してきています。暗号化には予測不可能性を持つ物理的なゆらぎ現象を利用した真性乱数が必要となりますが、現在は疑似乱数生成器を用いて乱数が生成されており、予測不可能性が十分に満足されていません。本研究では、オンチップに搭載可能な小型真性乱数発生器を開発し、予測不可能な真性乱数が暗号の鍵生成などに容易に利用できる環境を提供します。電源などの外乱(他回路からのノイズや意図的な攻撃)に耐性を持つオシレータサンプリング方式に注目し、チップ内の小さな雑音の増幅、製造ばらつきや環境変動・攻撃による乱数品質の劣化を自己調整(回路パラメータ調整や後処理方式の変更)により克服します。

ナノメートル世代のタイミング設計技術

nano-meter_320_240.jpg

近年のナノメートル世代と呼ばれる LSI 製造プロセスでは、電源ラインに発生するノイズや 製造時に発生する回路素子の性能にばらつきがある等、 回路に悪影響を与える要因が増加し、深刻化しています。 回路を高速に動作させる、あるいは高い信頼性を持たせるためには、 これらの現象に対処した回路設計が必要となります。 我々の研究チームでは、電源のノイズ、配線のノイズの 観測、検証、予測、低減手法に関する研究や、 製造ばらつきの影響を低減する設計手法の研究を行っています。 ノイズの観測や低減手法の実証等のため、実際に LSI チップを作っています。

製造ばらつき、電源・温度変動を統一的に取り扱った静的タイミング解析技術

ssta.png

半導体製造工程においては、製造ばらつきというものが必ず生じます。 これは、注入するイオン濃度のばらつきや、フォトリソグラフィ工程での光の回折等に起因します。 また実動作環境においては、電源の不安定化・温度不均一等の環境ばらつきが生じています。 近年主流である 100 nm 以下の製造プロセスではこれらばらつきの影響が大きく、 回路素子ひとつひとつの性能の正確な予測が難しくなっています。 製造前に回路性能を正しく見積もることは、性能保障や歩留りの向上のために必須です。 遅延を決定的な値ではなく、確率分布とみなす統計的なアプローチが台頭していますが、 様々なばらつきを同時に取り扱えないなどの問題があります。 我々の研究チームでは、遅延モデルや電源ノイズモデルを構築し、 ばらつきを統一的に取り扱うことのできるタイミング解析技術の提案を行っています。

ネットワークグループ

家電機器の高機能化や情報ネットワークの普及により、家電機器をネットワークに接続し、様々な機能を実現するホームネットワークへの関心が高まっています。 このグループではホームネットワーク向けの高性能なプラットフォームの開発を行っています。

ホームネットワーク向け高性能プラットフォーム開発

localization.png

ホームネットワークの実現方法としてケーブル設置が不要な無線通信、特に個人が手軽に利用できるISM帯を用いたIEEE802.11やIEEE802.15.4などがその有力な候補となっています。しかしながら、これらの周波数帯域は利用率が高く、同一周波数帯域を時間的に共有せざるをえないため、1無線機あたりのスループットの低下などの問題が生じています。これらの問題を解決するために、通信時の環境の把握・認識により、その環境に応じて通信方式を適応させるコグニティブ無線が注目を集めています。本研究では、ホームネットワークにおけるノードの位置情報や、電波利用状況などの「環境認識」と、その状況に応じた周波数の選択利用などの「適応動作」を行う、ホームネットワーク向け高性能プラットフォームの開発を行っています。

高信頼VLSIグループ

集積回路の経年劣化に関する研究

NBTIdegradation_jp.jpg

近年、HCI、TDDB、NBTI などの回路の性能低下現象が無視できなくなっています。この中で、NBTI は PMOS が ON (ストレス)状態の間に閾値電圧の絶対値を増加させる現象で、タイミング故障の原因になります。一方で、この現象には PMOS が OFF (リカバリ)状態の間は閾値電圧絶対値が徐々に低下し、劣化が緩和される特性があります。

本研究ではこのような劣化現象の特性を理解し、劣化の抑制・緩和に必要な条件やホットスワップ機構などのアーキテクチャの考察を行っています。

一過性パルス幅測定回路の開発

softerror.jpg

製造プロセスの微細化に伴い、放射線によるソフトエラーの影響が危惧されています。 ソフトエラーは、放射線粒子が半導体のシリコン基板を通過する際などに発生した電荷が堆積することで生じる現象です。ソフトエラーの一種である一過性パルスは、組み合わせ回路での電荷堆積によって発生し、記憶素子に取り込まれることで故障となります。一過性パルス幅は記憶素子への取り込まれやすさに影響しますが、パルス幅と発生率の関係は実測例が少なく、既存の一過性パルス幅測定回路は時間分解能などに問題があります。本研究では、高いパルス幅分解能でかつ測定値の正確さを保証可能な一過性パルス幅測定回路を開発しています。

次世代UIグループ

次世代UIに関する研究

UI.jpg

UI(ユーザインタフェース)とは、コンピュータを使う際のデバイスやデザインを指し、本研究グループではマウスやキーボードに代わる次世代のUIの研究を行っています。 特にコンピュータに対する入出力(インタラクション)だけではなく、コンピュータと人との相互作用をデザインし、より良いものに変えてやろうという研究を主に扱っています。 たとえば、操作対象を仮想世界の物体とプロパティが一致するような実世界のオブジェクトとしたらそのインタラクションはどのように直感的かつ容易なものとなるのか、また、仮想世界と実世界を隔てる(ディスプレイなどの)ガラス面を、他の物体に変えると情報と人との関係はどのようになるのか、人が使っていることを意識しない究極のコンピュータ環境は何なのか等が上げられます。

CPSグループ

cps.png

コンピュータシステムは我々の生活に広く浸透し、それらが互いに接続されることによって新たな価値を創出できるような基盤が整いつつあります。CPS (Cyber-Physical System) とは、実世界であるPhysical空間とコンピュータによって実現されるCyber空間が密に連携して社会のさまざまな問題を解決するシステムのことです。我々の研究グループでは、インフラやヘルスケアといった具体的な応用に対し、その基盤となる組込みシステムやアプリケーションの設計方法論について研究しています。

組込みシステムやCPSの設計最適化に関する研究

embedded_system.jpg

デジタルテレビやスマートフォン、自動車や航空機などに組み込まれ、特定の処理を行うコンピュータシステムを組込みシステム (Embedded System) と呼びます。これらの組込みシステムはそれぞれの用途に特化させることで低消費電力での動作や高い処理性能を実現していますが、そのための設計最適化技術が必要不可欠です。そこで、このような組込みシステムを用途に応じて最適に設計する技術や設計を自動化する技術をハードウェアとソフトウェアの両面から研究しています。特に、組込みシステムの消費電力に着目し、(1) 消費電力を予測する技術、(2) 消費電力を制御する技術、(3) 消費電力を削減する技術について研究を行い、高度電力管理技術の確立を目指します。また、このような組込みシステムにより構成されるCPSの一例として自律飛行ドローンに着目し、消費電力モデリングや最適経路探索手法に関する研究も行います。

分散型電力ネットワークの最適運用/構成最適化に関する研究

i-rene.jpg

低炭素社会の実現に向けて、再生可能エネルギーの有効活用が注目を浴びています。身近な所では太陽光パネルが各家庭に設置されつつあります。また、個人所有の自動車もガソリン車からハイブリッド車、電気自動車 (EV) へと進展しています。本研究では、既存の電力網に極力依存しない新たな電力ネットワークのあり方として分散型電力ネットワークに着目し、その最適運用や構成最適化に関する研究を行っています。特に、(1) 分散型電力ネットワークのシステムレベルシミュレーションに関する研究、(2) EVと分散型電力ネットワークの連携に関する研究、(3) 地理的に離れた蓄電池の統合的運用手法に関する研究に取り組み、次世代のエネルギーインフラの実現を目指します。

バイオチップの設計自動化に関する研究

biochip.jpg

バイオチップとは生化学の実験を大規模な装置を用いずに行う小さなチップのことです。近年、「チップ上の研究室」という意味でLab-on-a-Chip (LoC) とも呼ばれています。バイオチップはマイクロ流体力学に基づき小体積の流体をチップ上を移動させることでさまざまな処理(混合、希釈、分離、検出など)を行い、チップ上で生化学の実験を行います。これにより、例えば、専門の検査機関で行っていた検査を少量のサンプルで手元で安価に行えるなどのメリットがあります。しかし、一般に生化学の実験はさまざまな手順からなり、これらの実験をチップ上にどのように実現するかは大きな課題となります。本研究では、このようなバイオチップの実現に向けて、(1) 流体レベルの合成技術、(2) バイオチップ上へのマッピング技術について研究を行います。




Last-modified: 2017-03-21 (火) 22:02:19